Tramplin Electronics 职位空缺
RTL开发工程师
Tramplin Electronics有限责任公司致力于研发和生产获得许可的处理器、微控制器、电子元件及其他高科技无线电电子解决方案。通过构建微处理器的完整生产流程，公司致力于实现技术自主与独立。
我们正在寻找一名专业人才，负责开发新功能的RTL设计，并整合现有的知识产权。
岗位职责：
- 使用 Verilog/SystemVerilog 进行 ASIC 复杂功能模块的开发与调试
- 参与编写开发模块的测试计划
- 编写并维护相关技术文档
- 评估和优化所开发模块的 PPA (Performance, Power, Area)
- 为功能模式和测试模式编写开发模块的时间约束文件
- 维护现有代码库
岗位要求：
- 具备高等技术教育背景
- 3年以上 RTL (register transfer level) 开发经验
- 具备完整项目经验
- 掌握 Verilog/SystemVerilog
- 3年以上使用 RTL 仿真器的经验（优先 Synopsys VCS）
- 具备综合工具使用经验（优先 Synopsys Design Compiler）
- 理解现代处理器架构，熟悉现代 SoC 接口（如 ACE, AXI）
- 熟悉Linux操作
- 具备英语技术文档阅读能力并可进行书面沟通 （技术话题）
- 具备版本控制系统使用经验
这应该挺好的:
- 熟悉 Python、Bash、TCL 等脚本语言
- 具备 FPGA 使用经验
- 具备 C/C++ 基础知识
- 具备复杂功能模块验证经验
聘用条件：
- 根据俄罗斯劳动法正式录用
- 工作时间：9:00 至 18:00。前三个月需要在办公室工作。上班开始时间可调整。后续可采用混合办公模式：每周四天办公室 + 一天远程办公。
- 办公地点靠近 "Nagatinskaya" 和 "Kolomenskaya" 地铁站
- 试用期后提供自愿医疗保险
- 税后月薪为 250,000 – 350,000 卢布 （具体薪资面议）
联系方式（发送简历至）:
数字电路验证工程师
Tramplin Electronics有限责任公司致力于研发和生产获得许可的处理器、微控制器、电子元件及其他高科技无线电电子解决方案。通过构建微处理器的完整生产流程，公司致力于实现技术自主与独立。
我们正在招聘一名专业人才，负责新功能RTL描述的验证以及现有知识产权集成的测试。
岗位职责：
- 开发和维护复杂功能模块的UVM环境
- 编写复杂功能模块的测试计划
- 编写、调试和维护SoC测试平台
- 编写复杂功能模块集成的系统测试
- 接入并使用VIP验证环境
- 收集并分析测试覆盖率，并根据结果完善测试计划
- 规划基于FPGA原型的SoC验证工作
- 验证RTL与物理设计结果间的逻辑等效性
- 执行回归测试
- 与复杂功能模块及 SoC 的 RTL 设计工程师协作。
- 编写测试环境的相关文件
- 维护现有测试环境
岗位要求:
- 具备高等技术教育背景
- 具备3年以上复杂功能模块开发或测试经验
- 具备完整项目经验
- 熟悉 SystemVerilog/Verilog
- 具备3年以上RTL仿真工具的使用经验（优先 Synopsys VCS）
- 熟悉RISC汇编语言（任何指令集架构）和C语言
- 理解数字设计原理
- 熟悉Linux操作
- 具备英语技术文档阅读能力并可进行书面沟通 （技术话题）
- 具备版本控制系统使用经验
这应该挺好的:
- 掌握形式化验证方式
- 具备持续集成（CI）系统使用经验
- 熟悉 cocotb
- 掌握 Python、Bash、TCL 等脚本语言
- 掌握 SystemVerilog Assertions
聘用条件：
- 按照俄罗斯劳动法正式录用
- 工作时间：9:00 至 18:00。前三个月需要在办公室工作。上班开始时间可调整。后续可采用混合办公模式：每周四天办公室+一天远程办公。
- 办公地点靠近 "Nagatinskaya" 和 "Kolomenskaya" 地铁站
- 试用期后提供自愿医疗保险
- 税后月薪为 150,000 – 300,000 卢布（具体薪资面议）
联系方式（发送简历至）:
15.01.2026
ASIC物理设计工程师
Tramplin Electronics有限责任公司致力于研发和生产获得许可的处理器、微控制器、电子元件及其他高科技无线电电子解决方案。通过构建微处理器的完整生产流程，公司致力于实现技术自主与独立。
我们正在寻找一名专业人才，负责SoC项目的物理设计开发 (从RTL到GDSII)。
岗位职责：
- 维护、优化并编写设计流程文档
- 进行模块级和芯片级的布局规划、布局和布线
- 分析结果（时序、功耗、面积）并向RTL开发者提供反馈
- 与RTL工程师协作，为功能模式和测试模式编写模块的时序约束文件
- 交付生产前的物理验证及收尾工作
岗位要求：
- 具备高等技术教育背景
- 具备3年以上ASIC物理设计经验
- 具备完整项目经验
- 熟悉从RTL到GDSII的ASIC物理设计流程
- 具有逻辑综合使用经验（优先Synopsys Design Compiler）
- 具有ASIC布局布线EDA 使用经验（优先Cadence Innovus）
- 具有ASIC物理验证EDA 使用经验（优先Mentor Calibre）
- 具有静态时序分析EDA 使用经验（优先Synopsys PrimeTime）
- 熟悉Linux操作
- 具备英语技术文档阅读能力并可进行书面沟通 （技术话题）
- 具备版本控制系统使用经验
这应该挺好的:
- 掌握 Python、Bash、TCL 等脚本语言
- 具有FinFET工艺技术使用经验
- 熟悉DFX设计方法学
聘用条件：
- 按照俄罗斯劳动法正式录用
- 工作时间：9:00 至 18:00。前三个月需要在办公室工作。上班开始时间可调整。后续可采用混合办公模式：每周四天办公室+一天远程办公。
- 办公地点靠近 "Nagatinskaya" 和 "Kolomenskaya" 地铁站
- 试用期后提供自愿医疗保险 （包含牙科、住院、心理医生、健康体检、癌症保险）
- 薪资面议
联系方式（发送简历至）:
19.01.2026